基于DSP的高精度频率测量系统的研究

第２７卷第２期　西　安　工　业　大　学　学　报　Ｖｏ１．２７　Ｎｏ．２　２００７年Ｏ４月　ＪＯＵＲＮＡＬ　ＯＦⅪ’ＡＮ　ＴＥＣＨＮＯＬＯＧＩＣＡＬ　ＵＮＩＶＥＲｓ１ＴＹ　Ａｐｒ．２００７　文章编号：　１６７３—９９６５（２ｏ０７）０２—０１６７—０４　基于ＤＳＰ的高精度频率测量系统的研究　张志文，田英峰　（西安工业大学电子信息工程学院，西安７１００３２）　摘要：针对在脉冲频率测量中，测量精度低的问题，提出了一种基于ＤＳＰ芯片的频率测量　系统．采用ＴＭＳ３２０ＶＣ５５０２作为核心处理单元，以多周期同步测频法为理论基础，结合ＤＳＰ　芯片的高精时钟、快速运算的优点，实现了高精度的频率测量，并提出了进一步提高测量精度　的方法．使用两个定时器和一个外部中断进行测量，ＤＳＰ进行标准频率和被测频率信号的计　数，并计算测频结果，发往上位机．结合实验结果进行了精度分析，测量精度达到１０－９数量级．　关键词：　频率测量；高精度；多周期同步测频法；ＤＳＰ系统　中图号：ＴＭ９３５．１　文献标识码：Ａ　频率测量是电子测量领域最基本的测量之一．　变化周期数（或脉冲个数）Ｎｘ，则被测频率为：　频率信号抗干扰性强、易于传输、测量准确度较高，　一　×№／Ｎｓ．采用多周期同步测频法是将标准　因此许多非频率量的传感信号都转换为频率量来　频率信号和被测频率信号分别输入到两个计数器　进行测量和处理，频率的测量方法也愈来愈引起关　进行同步计数．如图１所示，进行多个周期的计数，　注和研究．以往的频率测量，通常采用直接测频法、　预置闸门时间　结束时，两个计数器并不立即停　多周期同步测频法或分频段测频法［１］，以单片机或　止计数，而是等到被测频率信号下一个同相位触发　ＣＰＬＤ为核心，由于基准频率低造成测量精度不　沿到来才关闭同步门（实际闸门Ｔ）并停止计数．由　高、测量时间长的问题．目前，在较短的时间测量频　于实际闸门时间是被测信号周期的整数倍，故被测　率，使用单片机精度往往只能达到１０－４［２］，使用　频率信号不存在±１计数误差，精度仅与闸门时间　ＣＰＬＤ可以提高测量精度，但是也只能达到　和标准频率有关．　１０　［３　］．由于使用多周期测频法需要提供精确的　定闸门信号—　—～　标准频率，因此本文使用了更高频率的器件ＤＳＰ　＿・　———－　—－　————－—一ｆ－—————　—　－－　—－　－－—－’　作为核心处理器进行频率测量．　实际闸门信号　被测频率信　］ｒ＿］ｒ］ｒ］ｒ＿］　１测量原理　标准频率信　啪Ｉ　０唧ｌ硼ＩＩ唧Ｉ朋ＩＨｌ珊ｌｎ　Ｉ　频率测量主要有测频法和测周法两种．测频法　就是在确定的闸门时间Ｔ内，记录被测频率信号　图１　多周期测频法原理图　Ｆｉｇ．１　Ｐｒｉｎｃｉｐｌｅ　ｏｆ　ｍｕｌｔｉ－ｃｙｃｌｅ　ｆｒｅｑｕｅｎｃｙ　ｍｅａｓｕｒｅｍｅｎｔ　的变化周期数（或脉冲个数）Ｎｘ，则被测频率信号　的频率为：　一№／Ｔ．测周法需要有标准频率信　２系统设计　号的频率　，在被测频率信号的一个周期Ｔ内，记　录标准频率的周期数Ｎｓ，则被测信号的频率为：　２．１硬件设计　一ｆｓ／Ｎｓ；在多个周期内，记录被测频率信号的　如果采用单片机测量，优点是设计电路简单，　＊收稿日期：２００６—０５—２０　基金资助：陕西省科技攻关项目（２００６Ｋ０４一Ｇ１８）　作者简介：张志文（１９５７－），男，西安工业大学教授，主要研究方向为计算机测控技术、智能化仪器．Ｅ－ｍａｉｌ：ｚｈａｎｇｚｗ＠ｘａｔｕ　ｅｄｕ饥　维普资讯 http://www.cqvip.com

１６８　西安工业大学学报　第２７卷　成本低，实现容易；局限性在于单片机受本身时钟　功能明确，阅读、调试方便、可扩展性好、可靠性高，　采用结构化的程序设计方法来进行本系统软件设　计主程序和中断子程序流程图，如图３和图４所　不．　频率和若干指令运算的限制，计数器工作信号频率　不能太高，从而导致测量准确度低，可靠性差．　采用ＣＰＬＤ／ＦＰＧＡ的优点是不仅可通过直接　对芯片结构的设计实行多种数字逻辑系统功能，而　且由于管脚定义的灵活性，大大减轻了电路图设计　ｃＳＬ库、ＰＬＬ初始化　’　‘　Ｉ　Ｙ　和电路板设计的工作量及难度．同时，这种基于可　编程芯片的设计大大减少了系统芯片的数量，缩小　了系统的体积，提高了系统的可靠性．但是ＣＰＬＤ　和ＦＰＧＡ都需要外接晶振作为时钟，在使用高频　率晶振情况下，电路板元器件之间的高频干扰使布　线难度很大，并且会对系统的稳定性产生很大影　响，使其精度也难以达到很高的精度．　ＤＳＰ是微处理器的一种，具有极高的处理速　度，可以应用于具有很高实时性的场合．由于内部　具有锁相环（ＰＬＬ）倍频的功能，可以外接较低的频　率，而在ＤＳＰ内部经过倍频后得到较高的时钟频　率作为信号处理的时钟，这样就避免了外接高频频　率源而在ＰＣＢ板产生高频干扰和使系统不稳定的　情况．现在ＤＳＰ技术已经成熟，ＤＳＰ芯片价格也在　不断降低，利用ＤＳＰ设计系统具有很高的性价比　因此采用ＤＳＰ芯片作为主处理芯片是很合适的．　由于本系统需要解决的问题是提高频率测量　的精度，这就需要高精度的基准频率．通过性能和　价格上的比较，选用ＴＭＳ３２０ＶＣ５５０２芯片［５］作为　处理器的核心，它具有最高３００ＭＨｚ的时钟频率，　具有３２　Ｋ的ＲＡＭ和ＲＯＭ，支持Ｉ２Ｃ总线数据加　载方式，４个６４位的定时／计数器．如图２所示，采　用ＤＳＰ最小系统，硬件设计包括电源电路，时钟、　复位电路，ＪＴＡＧ仿真口，静态存储器ＳＲＡＭ扩　展，ＬＣＤ测量结果输出电路．被测信号频率输入由　外中断口ＩＮＴ０，ＩＮＴ１引入．ＩＮＴＯ用来进行单周　期法测试，ＩＮＴ１用来进行多周期法测试［６］．　频率输入　Ｉ　Ｉ测量结ｌ粜输出Ｉ　ｍＴｏｌ　ｉ＿￣Ｒｒ——．．．．．．——．．．．——．——　时钟、复位电路　＿＿叫　一．　ＪＴＡＧ仿真口　外同信号　扩展　聃　静态存储器　Ｂ　ＯＯＴＬＯＡＤＥＲ　图２硬件系统框图　Ｆｉｇ．２　Ｃｏｎｆｉｇｕｒａｔｉｏｎ　ｏｆ　ｈａｒｄｗａｒｅ　ｓｙｓｔｅｍ　２．２软件设计　ＤＳＰ程序由主程序、ＩＮＴＯ中断子程序、　ＵＡＲＴ子程序程序组成．为了使设计出来的软件　定时器、外中断、ＵＡＲＴ初始化　　Ｉ　打开定时器ＴｌＭＥＲ１　．　１　Ｉ　【ｔ１断向量初始化　＝＝＝　ＩＶ　Ｉ定时器、ｕＡＲＴ配盟参数Ｉ　读取Ｔｉｍｅｒｌ寄存器的值，并　Ｉ　调用频率计算函数进行处理　ｌ　打Ｋ￣ｔＶｔａＴＩＭＥＲ０　Ｉ　ｌ　调用ＵＡＲＴ通信函数　死循环等待中断　把结果传往上位机　Ｉ　ｔ　，　图３主程序流程图　Ｆｉｇ．３　Ｆｌｏｗ　ｃｈａｒｏｆｔｈｅｍａｉｎ　ｐｒｏｇｒａｍ　（＝＝　Ｊ　图４中断服务子程序框图　Ｆｉ　４　Ｆｌｏｗ　ｃｈａｒ　ｏｆｉｎｔｅｒｒｕｐｔ　ｓｅ￣ｃｅｒｏｕｔｉｎｅ（ＩＳＲ）　将被测频率信号输入到外中断口ＩＮＴ０．当系　统上电后，内部的Ｂｏｏｔ程序按照Ｉ　Ｃ　ＢｏｏｔＬｏａｄｅｒ　方式加载初始化程序，并将这些程序写入到相应　ＤＳＰ内部高速ＲＡＭ中．这个工作完成时，Ｂｏｏｔ程　序将程序指针指向ＲＡＭ程序区的程序入口地址，　ｏＢｏｔ完毕后ＤＳＰ进入正常工作状态．进行系统的　初始化．各个寄存器复位，设置需要的寄存器，同时　系统开放ＩＮＴ０和ＴＩＭＥＲ０，ＴＩＭＥＲ１中断，打开　ＴＩＭＥＲ０（设置预置闸门时间信号个），等待中断的　发生．当检测到ＩＮＴ０第一个脉冲信号上升沿到来　时，产生触发信号，脉冲计数器Ｉｎｔ０Ｃｏｕｎｔｅｒ从０　变为１．主程序中一旦检测到脉冲计数器为１时，　则打开定时器ＴＩＭＥＲ１（标准频率信号计数器）．　当定时器ＴＩＭＥ０的预置闸门时间到达，在等到下　维普资讯 http://www.cqvip.com

第２期　张志文等：基于ＤＳＰ的高精度频率测量系统的研究　一个被测频率信号上升沿到达ＩＮＴ０中断口，关闭　ＴＩＭＥＲ１和ＩＮＴ０，并设置中断标志ＦｌａｇＩｎｔ０为１，　此时的时间为实际闸门时间Ｔ．主程序中检测到中　断标志为１时，读取ＴＩＭＥＲ１中计数寄存器的值，　并调用频率计算函数对测量结果进行计算，得到被　测频率的值，然后通过ＵＡＲＴ通信子程序将结果　发送到上位机，通过调用上位机显示界面，在显示　器上显示测量结果．　ＤＳＰ程序的开发是在ＣＣＳ２．２集成环境下进　行的．ＣＣＳ（ＣＯＤＥ　ＣＯＭＰＯＳＥＲ　ＳＴＵＤＩＯ）是ＴＩ　公司推出的一个集成性ＤＳＰ软件开发工具，采用　图形接口界面，提供有编译工具和工程管理工具．　它集成了汇编器、链接器、ｃ／ｃ＋＋编译器、建库工　具等代码产生工具．能对ＴＭＳ３２０系列ＤＳＰ进行　指令级的仿真和进行可视化的实时数据分析．本设　计就是在ＣＣＳ环境下采用Ｃ＋＋语言编写Ｅ　书］．　由于使用软件测频，存在延迟响应时间，频率　计算函数得到的频率并不是精确的频率值，使用精　确的频率计进行定标，通过线性关系校正从而得到　精确的频率值．　３误差分析　设在一次闸门时间Ｔ中计数器对被测频率信　号的计数值为Ｎｘ，对基准频率信号的计数值为　Ｎｓ，标准信号的频率为　，则被测信号的频率为　ｆｘ＝ｆｓ×Ｎｘ／Ｎｓ．由这个公式可知：若忽略基准频　率　的误差，则测频可能产生的误差为　一（１　８一　ｌ／ｆｘｅ）×１００％　（１）　其中ｆｘｅ为被测信号频率的理论值．在测量中，由　于ｆｘ计数的起停时间都是由该信号的上升沿触　发的，在闸门时间Ｔ内对ｆｘ的计数Ｎｘ无误差（Ｔ　＝Ｎｘ×　）；对　的计数Ｎｓ最多相差一个数的　误差，即ｌＡＮｓｌ≤１，其测量频率为　ｆｘｅ—ｆｓ×　芊　（２）　将此式和频率计算公式代人误差计算公式可以得出　，６Ｎｓ／，１　１　，　Ｄ一　～—Ｔｗ￣—ｆｓ　。　由式（３）可以看出，测量频率的相对误差与被测信　号频率的大小无关，仅与闸门时间和基准信号频率　有关．闸门时间越长，标准频率越高，测频的相对误　差就越小．　表１列出了在闸门时间为１　ｓ～５　Ｓ的情况下，　０．１　Ｈｚ～１　ＭＨｚ中随机取的频率的测量结果及误　差．其中０．１　Ｈｚ，２　Ｈｚ，１　ＭＨｚ的频率取自安徽埠　阳无线电厂的信达牌ＸＤｌｌＢＨ多用信号发生器，　经过示波器读数得来；１２５　Ｈｚ，５１２　ｋＨｚ由晶振　ＨＣ０８ＤＹ３．３Ｖ（８．１９２　ＭＨｚ）分频得来．将这五种　频率作为被测频率信号的理论值，由式（１）得到测　量误差．由表１可以看出，在相同的标准频率下　（Ｓ００　ＭＨｚ），闸门时间越长，测量的精度越高．信号　发生器的精度非常低，而晶振的精度通常在１Ｏ　～１０～．考虑到作为理论值的精度，本测频系统的　精度能达到１０～．　由于在现有的实验条件下，没有比理论误差更　高精度的频率源，则无法提供精度在千万分之一以　上的被测频率信号，故所有的被测频率都只能作为　参考，它们的精度无法保证．所以，只能对误差来源　进行可能性的探讨，无法准确的测出其相对误差．　现将误差来源作如下分析　１）被测频率信号的不准确性．　２）在测量环境中，存在电磁干扰，将会对ＤＳＰ　的准确计数产生影响．　３）ＤＳＰ测试软件中的软件延迟，对标准频率　的脉冲计数有较大影响．　表１测试数据　Ｔａｂ．１　Ｔｅｓｔｉｎｇ　ｄａｔａ　维普资讯 http://www.cqvip.com

１７０　西安工业大学学报　第２７卷　４结论　此种设计的测频系统，实现了高集成度、高速　和高可靠性，采用以ＤＳＰ为核心，以多周期同步测　频法为基础，利用了ＤＳＰ芯片高时钟频率、高速性　ｑｕｅｎｃｙ　Ｍｅａｓｕｒｅｍｅｎｔ　Ｓｙｓｔｅｍ　ｂｙ　ＣＰＬＤ［Ｊ］．Ｃｈｉｎｅｓｅ　Ｊｏｕｒｎａｌ　ｏｆ　Ｓｃｉｅｎｔｉｆｉｃ　Ｉｎｓｔｒｕｍｅｎｔ，２００３，２４（４）：１．　（ｉｎ　Ｃｈｉｎｅｓｅ）　［４］　杨潇，翟玉文，艾学忠．基于ＣＰＬＤ和ＶＨＤＬ的等精　度频率测量［Ｊ］．吉林化工学院学报，２００４，２１（３）：４９．　ＹＡＮＧ　Ｘｉａｏ，ＺＨＡＩ　Ｙｕ—ｗｅｎ，ＡＩ　Ｘｕｅ—ｚｈｏｎｇ．Ｅｑｕａｌ　Ｐｒｅｃｉｓｉｏｎ　Ｍｅａｓｕｒｅｍｅｎｔｓ　ｏｆ　Ｆｒｅｑｕｅｎｃｙ　Ｂａｓｅｄ　ｏｎ　的特点，从而提高了频率测量的精度．本系统采用　的ＴＭＳ３２０ＶＣ５５０２，可设置最高基准频率为　ＣＰＬＤ　ａｎｄ　ＶＨＤＬ　ＥＪ］．Ｊｏｕｒｎａｌ　ｏｆ　Ｊｉｌｉｎ　Ｉｎｓｔｉｔｕｔｅ　ｏｆ　３００ＭＨｚ，在测频时间为１ｓ～５ｓ时，精度可以达到　Ｃｈｅｍｉｃａｌ　Ｔｅｃｈｎｏｌｏｇｙ，２００４，２１（３）：４９．（ｉｎ　Ｃｈｉｎｅｓｅ）　１０＿。。，测频范围为０．１　Ｈｚ～１　ＭＨｚ．如果采用更高　Ｅ５］　Ｔｅｘａｓ　Ｉｎｓｔｒｕｍｅｎｔｓ　Ｉｎｃ．ＴＭＳ３２０ＶＣ５５０２　Ｆｉｘｅｄ—Ｐｏｉｎｔ　主频的ＤＳＰ芯片，或适当延长测频时间，都可进一　Ｄｉｇｉｔａｌ　Ｓｉｇｎａｌ　Ｐｒｏｃｅｓｓｏｒ　Ｄａｔａ　Ｍａｎｕａｌ［－Ｒ］，２００２．　步提高频率测量的精度．　［６］　朱铭锆，赵勇，甘泉．ＤＳＰ应用系统设计［Ⅳ【］．北京：电　子工业出版社，２００２．　参考文献：　ＺＨＵ　Ｍｉｎｇ—ｈａｏ，ＺＨＡ０　Ｙｏｎｇ，ＧＡＮ　Ｑｕａｎ．ＤＳＰ　Ａｐ—　［１］　马献果，焦阳．频率测量方法的改进［Ｊ］．仪器仪表学　ｐｌｉｃａｔｉｏｎ　Ｓｙｓｔｅｍ　Ｄｅｓｉｇｎ［Ｍ］．Ｂｅｉｉｉｎｇ：Ｐｕｂｌｉｓｈｉｎｇ　报，２００４，２５（４）：２１．　Ｈｏｕｓｅ　ｏｆ　Ｅｌｅｃｔｒｏｎｉｃｓ　Ｉｎｄｕｓｔｒｙ，２００２．（ｉｎ　Ｃｈｉｎｅｓｅ）　ＭＡ　Ｘｉａｎ—ｇｕｏ，ｊｌＡＯ　Ｙａｎｇ．Ｆｒｅｑｕｅｎｃｙ　Ｍｅａｓｕｒｅｍｅｎｔ　［７］　Ｒｕｌｐｈ　Ｃｈａｓｓａｍｇ．ＤＳＰ原理及其Ｃ编程开－发技术　Ｍｅｔｈｏｄ　ＩｍｐｒｏｖｅｍｅｎｔＶＪ］．Ｃｈｉｎｅｓｅ　Ｊｏｕｒｎａｌ　ｏｆ　Ｓｃｉｅｎｔｉｆ—　［Ｍ］．王华，译．北京：电子工业出版社，２００５．　ｉｃ　Ｉｎｓｔｒｕｍｅｎｔ，２００４，２５（４）：２１．（ｉｎ　Ｃｈｉｎｅｓｅ）　Ｒｕｌｐｈ　Ｃｈａｓｓａｍｇ．ＤＳＰ　Ｐｒｉｎｃｉｐｌｅ　ａｎｄ　Ｃ　Ｐｒｏｇｒａｍｍｉｎｇ　［２］　杜刚，高军，童宁宁．基于ＡＴ８９Ｃ２０５１单片机的频率　Ｄｅｖｅｌｏｐｍｅｎｔ　Ｔｅｃｈｎｏｌｏｇｙ［Ｍ］．ＷＡＮＧ　Ｈｕａ，ｔｒａｎｓ—　计设计［Ｊ］．微计算机应用，２００４，２５（４）：４９８．　ｌａｔｅ．Ｂｅｉｊｉｎｇ：Ｐｕｂｌｉｓｈｉｎｇ　Ｈｏｕｓｅ　ｏｆ　Ｅｌｅｃｔｒｏｎｉｃｓ　Ｉｎｄｕｓ—　ＤＵ　Ｇａｎｇ，ＧＡＯ　Ｊｕｎ，ＴＯＮＧ　Ｎｉｎｇ－ｎｉｎｇ．Ｔｈｅ　Ｄｅｓｉｇｎ　ｏｆ　ｔｒｙ，２００５．（ｉｎ　Ｃｈｉｎｅｓｅ）　ｔｈｅ　Ｃｙｍｏｍｅｔｅｒ　Ｂａｓｅｄ　Ｏｎ　Ｐｒｏｃｅｓｓｏｒ　ＡＴ８９Ｃ２０５１［Ｊ］．　［８］　汪安民．ＤＳＰ应用开发使用子程序［ⅣＩ］．北京：人民邮　Ｍｉｃｒｏｃｏｍｐｕｔｅｒ　Ａｐｐｌｉｃａｔｉｏｎｓ，２００４，２５（４）：４９８．　电出版社，２００５．　（ｉｎ　Ｃｈｉｎｅｓｅ）　ＷＡＮＧ　Ａｎ—ｍｉｎ．ＤＳＰ　Ａｐｐｌｉｃａｔｉｏｎ　Ｄｅｖｅｌｏｐｍｅｎｔ　Ｕｓｅ　［３］　侯俊勇．高速高精度频率测量系统的ＣＰＬＤ实现［Ｊ］．　仪器仪表学报，２００３，２４（４）：１．　Ｓｕｂｒｏｕｔｉｎｅ［Ｍ］．Ｂｅｉｊｉｎｇ：Ｐｏｓｔｓ　ａｎｄ　Ｔｅｌｅｅｏｍ　Ｐｒｅｓｓ，　Ｈ０Ｕ　Ｊｕｎ－ｙｏｎｇ．Ｈｉｇｈ　Ｓｐｅｅｄ　ａｎｄ　Ｈｉｇｈ　Ａｃｃｕｒａｃｙ　Ｆｒｅ一　２００５．（ｉｎ　Ｃｈｉｎｅｓｅ）　Ｒｅｓｅａｒｃｈ　ｏｎ　Ｆｒｅｑｕｅｎｃｙ　Ｍｅａｓｕｒｅｍｅｎｔ　Ｓｙｓｔｅｍ　Ｂａｓｅｄ　ｏｎ　ＤＳＰ　ｗｉｔｈ　Ｈｉｇｈ　Ａｃｃｕｒａｃｙ　ＺＨＡＮＧ　Ｚｈｉ—ｗｅＴｌ，ＴＩＡＮ　Ｙｉｎｇ—ｆｅ札ｇ　（Ｓｃｈｏｏｌ　ｏｆ　Ｅｌｅｃｔｒｏｎｉｃ　Ｉｎｆｏｒｍａｔｉｏｎ　Ｅｎｇｉｎｅｅｒｉｎｇ，Ｘｉ’ａｎ　Ｔｅｃｈｎｏｌｏｇｉｃａｌ　Ｕｎｉｖｅｒｓｉｔｙ，Ｘｉ’ａｎ　７１００３２，Ｃｈｉｎａ）　Ａｂｓｔｒａｃｔ：　Ｉｎ　ｏｒｄｅｒ　ｔｏ　ｉｍｐｒｏｖｅ　ｍｅａｓｕｒｅ　ａｃｃｕｒａｃｙ，ａ　ｆｒｅｑｕｅｎｃｙ　ｍｅａｓｕｒｅ　ｓｙｓｔｅｍ　ｂａｓｅｄ　ｏｎ　ＤＳＰ　ｉｓ　ｉｎｔｒｏｄｕｃｅｄ．Ｔｈｅ　ｃｏｒｅ　ｐｒｏｃｅｓｓｉｎｇ　ｕｎｉｔ　ｏｆ　ｔｈｉｓ　ｓｙｓｔｅｍ　ｉｓ　ＴＭＳ３２０ＶＣ５　５０２．Ｂａｓｅｄ　ｏｎ　ｔｈｅ　ｓｙｎｃｈｒｏｎｏｎｓ　ｍｕｌｔｉ～　ｃｙｃｌｅ　ｆｒｅｑｕｅｎｃｙ　ｍｅａｓｕｒｅｍｅｎｔ，ａｎｄ　ｃｏｍｂｉｎｅｄ　ｗｉｔｈ　ｔｈｅ　ｈｉｇｈ　ａｃｃｕｒａｃｙ　ｃｌｏｃｋ　ａｎｄ　ｈｉｇｈ　ｓｐｅｅｄ　ｐｒｏｃｅｓｓｉｎｇ　ｆｅａｔｕｒｅｓ　ｏｆ　ＤＳＰ，ａ　ｍｅｔｈｏｄ　ｉｓ　ｐｒｏｐｏｓｅｄ　ｔｏ　ｅｎｈａｎｃｅ　ｔｈｅ　ｍｅａｓｕｒｅ　ａｃｃｕｒａｃｙ．Ｔｈｉｓ　ｓｙｓｔｅｍ　ｕｓｅｓ　ｔＷＯ　ｔｉｍｅｒｓ　ａｎｄ　ａｎ　ｅｘｔｅｒｎａｌ　ｉｎｔｅｒｒｕｐｔ　ｏｆ　ＤＳＰ．ＤＳＰ　ｃｏｕｎｔｓ　ｓｔａｎｄａｒｄ　ｆｒｅｑｕｅｎｃｙ　ｐｕｌｓｅ　ａｎｄ　ｍｅａｓｕｒｅｓ　ｆｒｅｑｕｅｎｃｙ　ｐｕｌｓｅ，　ｃａｌｃｕｌａｔｅｓ　ｔｈｅ　ｒｅｓｕｌｔ　ａｎｄ　ｓｅｎｄｓ　ｔｈｅ　ｒｅｓｕｌｔｓ　ｔｏ　ｕｐｐｅｒ　ｃｏｍｐｕｔｅｒ．Ｂａｓｅｄ　ｏｎ　ｔｈｅ　ｒｅｓｕｌｔｓ，ｔｈｅ　ｍｅａｓｕｒｅ　ａｃｃｕｒａｃｙ　ｉｓ　ａｎａｌｙｚｅｄ．Ｔｈｅ　ｍｅａｓｕｒｅ　ａｃｃｕｒａｃｙ　ｒｅａｃｈｅｓ　ｔｈｅ　ｌｅｖｅｌ　ｏｆ　１０－。。．　Ｋｅｙ　ｗｏｒｄｓ：　ｆｒｅｑｕｅｎｃｙ　ｍｅａｓｕｒｅ；ｈｉｇｈ　ａｃｃｕｒａｃｙ；ｓｙｎｃｈｒｏｎｏｕｓ　ｍｕｌｔｉ—ｃｙｃｌｅ　ｆｒｅｑｕｅｎｃｙ　ｍｅａｓｕｒｅｍｅｔｅｎｔ；ＤＳＰ　ｓｙｓｔｅｍ　（责任编辑、校对苗静）