PCI-Express是最新的总线和接口标准，它原来的名称为“3GIO”，是由英特尔提出的，很明显英特尔的意思是它代表着下一代I/O接口标准。交由PCI-SIG（PCI特殊兴趣组织）认证发布后才改名为“PCI-Express”。这个新标准将全面取代现行的PCI和AGP，最终实现总线标准的统一。它的主要优势就是数据传输速率高，目前最高可达到10GB/s以上，而且还有相当大的发展潜力。PCI Express也有多种规格，从PCI Express 1X到PCI Express 16X，能满足现在和将来一定时间内出现的低速设备和高速设备的需求。能支持PCI Express的主要是英特尔的i915和i925系列芯片组。PCI Express（以下简称PCI-E）采用了目前业内流行的点对点串行连接，比起PCI以及更早期的计算机总线的共享并行架构，每个设备都有自己的专用连接，不需要向整个总线请求带宽，而且可以把数据传输率提高到一个很高的频率，达到PCI所不能提供的高带宽。相对于传统PCI总线在单一时间周期内只能实现单向传输，PCI-E的双单工连接能提供更高的传输速率和质量，它们之间的差异跟半双工和全双工类似。
PCI-E的接口根据总线位宽不同而有所差异，包括X1、X4、X8以及X16，而X2模式将用于内部接口而非插槽模式。PCI-E规格从1条通道连接到32条通道连接，有非常强的伸缩性，以满足不同系统设备对数据传输带宽不同的需求。此外，较短的PCI-E卡可以插入较长的PCI-E插槽中使用，PCI-E接口还能够支持热拔插，这也是个不小的飞跃。PCI-E X1的250MB/秒传输速度已经可以满足主流声效芯片、网卡芯片和存储设备对数据传输带宽的需求，但是远远无法满足图形芯片对数据传输带宽的需求。因此，用于取代AGP接口的PCI-E接口位宽为X16，能够提供5GB/s的带宽，即便有编码上的损耗但仍能够提供约为4GB/s左右的实际带宽，远远超过AGP 8X的2.1GB/s的带宽。
尽管PCI-E技术规格允许实现X1（250MB/秒），X2，X4，X8，X12，X16和X32通道规格，但是依目前形式来看，PCI-E X1和PCI-E X16已成为PCI-E主流规格，同时很多芯片组厂商在南桥芯片当中添加对PCI-E X1的支持，在北桥芯片当中添加对PCI-E X16的支持。除去提供极高数据传输带宽之外，PCI-E因为采用串行数据包方式传递数据，所以PCI-E接口每个针脚可以获得比传统I/O标准更多的带宽，这样就可以降低PCI-E设备生产成本和体积。另外，PCI-E也支持高阶电源管理，支持热插拔，支持数据同步传输，为优先传输数据进行带宽优化。
2．PCIe×1插槽接口：
PEX8311为单通道PCI Express接口芯片，适用于PCIe×1及以上的PCIe插槽。 PCIe×1分为A面和B面各18个管脚，据此可以定义接口卡的PCIe金手指。
序号 01 B面 +12v 功能 +12v电压 A面 PRSNT1# 功能 热拨插存在检测 02 03 04 05 +12v RSVD GND SMCLK +12v电压 保留针脚 地 系统管理总线时钟 +12v +12v GND JTAG2 +12v电压 +12v电压 地 测试时钟、JTAG接口输出时钟 06 SMDAT 系统管理总线数据 JTAG3 测试数据输出 07 08 09 GND +3.3v JTAG1 地 +3.3.v电压 测试复位，JTAG接口复位时钟 JTAG4 JTAG5 +3.3v 测试模式选择 测试模式选择 +3.3.v电压 10 11 12 13 14 15 3.3vaux WAKE# RSVD GND PETp0 3.3v辅助电源 链接激活信号 保留针脚 地 +3.3v PERST# GND REFCLK+ REFCLK- +3.3.v电压 PCIe复位信号 地 差分信号对的参考时钟 地 0号信道发送 PETn0 GND 16 17 GND PRSNT2# 地 热拨插存在检测 PERp0 PERn0 0号信道接收 18 GND 地 GND 地
3．PEX8311管脚功能
PEX8311 RDK硬件参考手册中，提供了该开发板的详细电路原理图，在研读、分析和测试的基础上进行消化，其中最主要是PEX8311的管脚描述和功能使用。
通过对管脚（BALL）的具体分析，进一步加深了对器件功能的理解，可以设计出合理高效的原理图。
1）PEX8311管脚的分类：
PCI Express信号：包括PCI Express接口信号，PCI Express 配置空间串行EEPROM信号； Local总线接口信号：包括Local总线C总线模式（非复用模式）信号、Local总线J总线模式（复用模式）信号和Local配置空间串行EEPROM接口信号；
JTAG信号； 测试信号；
NC（未连接）信号； 电源和地信号；
其它信号。
2）管脚描述
2.1）PCI Express接口信号（9个）
PERn0：输入，负向的PCI Express差分接收信号； PERp0：输入，正向的PCI Express差分接收信号；
PERST#：双向，PCI Express复位信号；在Endpoint模式下，作为输入信号，对桥接芯片进行复位；在Root Complex模式下，作为输出信号，在PCI被复位时输出有效信号；
PETn0：输出，负向的PCI Express差分发射信号； PETp0：输出，正向的PCI Express差分发射信号；
REFCLK-：输入，负向的PCI Express差分时钟输入信号，PCI Express允许100MHz的宽频参考时钟，在Endpoint模式下该管脚连接到PCI Express总线的REFCLK-上；在Root Complex模式下连接到外部的差分时钟源上；
REFCLK+：输入，正向的PCI Express差分时钟输入信号，PCI Express允许100MHz的宽频参考时钟，在Endpoint模式下该管脚连接到PCI Express总线的REFCLK+上；在Root Complex模式下连接到外部的差分时钟源上；
WAKEIN#：输入，在Root Complex模式下，作为输入信号，当处于L2连接状态时PCI Express设备接收外部唤醒信号；
WAKEOUT#：开路输出，在Endpoint模式下，作为输出信号，当处于L2连接状态时输出唤醒信号；
2.2）PCI Express配置空间串行EEPROM功能支持信号（4个）
EECLK：输出，串行EEPROM时钟信号，该管脚直接连接到串行EEPROM的串行时钟输入端SCK管脚，EECLK的频率可有PECS Serial EEPROM Clock FrequencyEECLKFREQ) 寄存器编程设置，范围为2M-25M；
EECS#：输出，串行EEPROM片选信号，低电平有效的片选信号，直接连接到EEPROM的CS#管脚；
EERDDATA：串行EEPROM数据读，直接连接到EEPROM的数据输出SO管脚； EEWRDATA：串行EEPROM数据写，直接连接到EEPORM的数据输入SI管脚。 2.3）Local总线接口C总线模式（非复用模式）信号（96个）
ADS#：双向，地址选通信号，表明地址有效，可以开始新的总线访问；
BIGENG#：输入，Big Endian（高位在后）选择信号，在Local总线进行主控（Master）传输或配置寄存器访问时该信号有效，采用高位在后的字节排序方式操作；
BLAST#：双向，突发临终信号，作为输入信号，在Local主控总线有效该信号，表示总线访问的最后一个数据到达；作为输出信号，PEX8311有效该信号，表示总线访问的最后一个数据到达；
BREQi：输入，总线申请信号，Local总线申请总线时有效，当通过配置寄存器使能该位后，当PEX8311正在直从模式或DMA传输时，会释放总线；
BREQo：输出，终止总线申请信号，当补偿定时器终止，Local总线占用总线结束； BTERM#：双向，突发终止信号，作为输入信号，该信号有效时，PEX8311会终止当前传输，若当前传输未及时完成，则产生一个新的地址周期继续传输；作为输出信号，当检测到一个PCI异常中断信号后，PEX8311输出该信号用来终止当前传输；
CCS#：输入，配置寄存器选择信号，当Local总线访问PEX8311时，内部PEX8311的LCS寄存器被该信号选择；
DACK[1:0]#：输出，DMA通道选通确认信号；
DMPAF/EOT#：复用管脚，缺省的功能未DMPAF输出，需要配置(LCS DMAMODE0[14] and DMAMODE1[14]=00b)，作为DMPAF，即直从模式下可编程FIFO写满标志信号使用时，可通过LCS DMPBAM[10, 8:5].来设置；作为当前DMA通道传输结束信号标志（EOT#）输入时，用来终止当前的DMA传输，注意在使用前需要保证已经激活了DMA通道；
DP[3:0]：双向，数据校验信号，校验位在PEX8311进行读写操作时有效，对总线的四字节通道数据进行校验；
DREQ[1:0]：输入，DMA通道命令模式下的请求信号，DREQ0#关联通道0，DREQ1#关联通道1；
LA[31:2]：双向，Local地址信号，提供的是总线物理地址的高30位（缺省为32位数据传输，不需要低2位），当进行突发模式的传输时，地址会自动累加用以表示一个持续的数据周期；
LBE[3:0]#：双向，本地字节使能信号，用来表明四字节数据传输时的字节有效。利用此信号可以实现32位、16位和8位数据传输，同时由该管脚提供辅助增加的地址信号；
LCLK：输入，Local总线时钟信号，该管脚任何操作都必须外接时钟信号；
LD[31:0]：Local数据总线信号。当PEX8311配置为Local总线主控时，可以传输8位、16位或32位数据；当进行直主模式访问PEX8311时必须位32位数据传输；
LHOLD：输出，Local总线独占请求信号，有效时独占Local总线；
LHOLDA：输入，Local总线独占应答信号，当当前Local总线的拥有者响应LHOLD信号后，Local总线仲裁器有效该信号；PEX8311未发出LHOLD信号时，不能把Local总线使用权赋给PEX8311；
LINTi#：输入，Local中断输入信号，在使能LCS Interrupt Control/Status 寄存器的(INTCSR[11, 8] = 11b)后，PCI Express有效INTA；
LINTo#：输出，Local中断输出信号，当中断条件发生或LCS Interrupt Control/Status寄存器设置后，该管脚同步输出；
LRESET#：双向，Local总线复位信号，在Root Complex模式下，该为输入信号用来复位PEX8311；在Endpoint模式下，当PEX8311复位时输入该信号，用来复位背板的逻辑电路；
LSERR#：输出，Local系统错误信号中断输出信号，当出现中断使能或中断异常，该管脚同步输出；
LW/R#：双向，Local读写信号；
PMEIN#：输入，电源管理事件输入信号，该信号只在Endpoint模式下可用，用来产生一个PM_PME消息传到PCI Express空间；
PMEOUT#：开路输出，电源管理事件输出信号，该信号只在Root Complex模式下可用，开路输出用来给Local主机发送信号，表明PM_PME消息已经从PCI Express空间中获得；
READY#：双向，I/O就绪信号，直从或DMA传输下为输入信号，表明可读的数据已经在总线上有效或待写数据已经在下个时钟上升沿到达前准备好；直主传输下为输出信号，同样的条件输出该信号；
USERi/LLOCKi#：复用输入管脚，复用设置是根据(CNTRL[18]=1)来设置的，作为用户输入信号时，为用户自定义的信号，可由PEX8311的配置寄存器读取；作为Local锁定输入时，在PEX8311直接访问内部PCI总线，需要多重传输时有效；
USERo/LLOCKo#：复用输出管脚，复用设置是根据(CNTRL[19]=1)来设置的，作为用户输出信号时，为用户自定义的信号，可由PEX8311的配置寄存器控制输出；作为Local锁定输入时，表明直从模式PCI-Local总线访问需要多重传输；
WAIT#：双向，I/O等待信号，作为输入信号时，在PEX8311直主模式下访问数据周期时有效；作为输出信号时，可以通过编程在直从模式传输的过程中，在Local总线时钟周期中插入等待状态；
2.4）Local总线接口J总线模式（复用模式）信号（96个） 与C总线模式相比，只是在若干管脚上有所不同。
ALE：双向，地址锁存使能信号，表明有效的地址，并开始一个新的总线访问周期；作为输入信号时，PEX8311在LCLK高电平时锁存到达的地址信号；作为输出信号时，参考如下时序；（对应C总线模式管脚为LA29）
DEN#：输出，数据使能信号，低有效时表明Local总线可以驱动Local数据总线，与DT/R#配合使用；
DT/R#：输出，数据发送/接收信号，该信号低有效时表明PEX8311已经驱动有效数据到Local数据总线上，高电平时表明PEX8311正在接收数据，通过和DEN#信号配合来控制数据发送器（transceivers）；（对应C总线模式管脚为LA31）
LA[28:2]：双向，Local地址总线，低两位地址由LBE[1:0]#提供； LAD[31:0]：双向，Local地址/数据总线，即地址总线和数据总线复用。 地址周期：
作为Local总线的主控，PEX8311提供了一个32位的地址用于数据传输，8位数据传输时，LAD[31:0]提供字节地址；16位数据传输时，LAD[31:1]提供字地址，LAD[0]为0；32为数据传输时，LAD[31:2]提供双字地址，LAD[1:0]为00；作为Local总线的从控，主控方以32为地址访问PEX8311，LAD[1:0]忽略，在ADS#有效期间、LCLK上升沿到达时或者ALE有效时，输入的地址被锁存入PEX8311中。
数据周期：
作为Local总线的主控，PEX8311通过总线数据宽度访问方式可以提供了8/16/32位数据传输通道；作为Local总线的从控，32位的数据总线被用来读取/写入PEX8311。
LBE[3:0]#：Local总线使能信号，与C总线模式不同，主要时地址总线采用了地址/数据复用总线LAD。
2.5）Local配置空间串行EEPROM接口信号（3个）
EECS：输出，串行EEPROM片选信号；
EEDI/EEDO：双向，串行EEPROM数据输入/输出信号，为复用方式的读写数据到EEPROM；
EESK：输出，串行EEPROM时钟信号。 2.6）其它接口信号（11个）
BAR0ENB#：输入，PCI Base Address 0寄存器使能信号，低有效时使能PECS PCI Base Address 0寄存器，高电平时，由PECS Device-Specific Control (DEVSPECCTL)寄存器的PCI Base Address 0使能位来使能PCI Base Address 0；
GPIO[3:0]：双向，可以通过General-Purpose I/O Control寄存器来进行功能配置。 MODE[1:0]：输入，Local总线模式选择，
PCLK_IN：输入，内部时钟输入信号，需要接入66MHz的时钟；在ROOT_COMPLEX#有效时可以直接从外部通过一个33欧姆的电阻接到PCLKO端即可；在ROOT_COMPLEX#无效时，需要外接66MHz的时钟信号；
PCLKO：输出，内部时钟输出信号，内部参考时钟缓冲输出，频率可通过PECS DEVINIT寄存器的PCLKO Clock Frequency field字段值编程更改，缺省输出为66MHz；
PWR_OK：输出，电源确定信号，只在Endpoint模式下可用，该信号表明在PCI Express Set Slot Power Limit message的值大于或等于POWER寄存器里设定的值；
ROOT_COMPLEX#：输入，当低有效时，表明PEX8311作为PCI Express Root Complex设备工作（北桥North Bridge）；当高无效时，表明PEX8311作为PCI Express Endpoint设备（接口Peripheral Board）工作。
2.7）JTAG信号（5个）
TCK：输入，测试时钟； TDI：输入，测试数据输入； TDO：输出，测试数据输出； TMS：输入，测试模式选择； TRST#：输入，测试复位。 2.8）测试信号（12个）
BD_SEL#：输入，板选择，低有效为正常模式，高无效为测试模式； BTON：输入，测试使能，标准模式需要接地； BUNRI：输入，测试模式选择，标准模式需要接地；
IDDQEN#：输入，IDDQ使能，当该信号低有效而且BD_SEL#为高时，强制PEX8311进入静止状态，此时所有的模拟电源禁止，I/O端口置于三态。正常模式，需要把该管脚用10K电阻上拉高到3.3V；
ITDO：双向，内部测试数据，标准模式需要上拉；
PLXT1：输入，PLX公司自己定义的测试端，标准模式需要上拉到电源； PLXT2：输入，PLX公司自己定义的测试端，标准模式需要接地； SMC：输入，扫描路径模式控制，标准模式需要接地； TEST：输入，测试模式选择，标准模式需要接地； TMC：输入，测试模式控制，标准模式需要接地； TMC1：输入，IDDQ测试控制输入，标准模式需要接地；
TMC2：输入，I/O缓冲控制，标准模式需要接地； 2.9）其它未连接的管脚（59个） 2.10）电源和地信号（138个） AVDD：模拟电源，需要接+1.5V； AVSS：模拟地，接地； GND：地；
VDD_P：锁相环（PLL）供电电源端，需要接经过PLL供电滤波的+1.5V； VDD_R：接收供电电源端，需要接+1.5V； VDD_T：发射供电电源端，需要接+1.5V； VDD1.5：内核供电，接+1.5V； VDD3.3：I/O供电，接+3.3V； VDD2.5：Local内核供电，接+2.5V； VSS_C：共地端，需要接地； VSS_P0：PLL地，需要接地； VSS_P1：PLL地，需要接地； VSS_R：接收信号地，需要接地； VSS_RE：接收信号地，需要接地； VSS_T：发射信号地，需要接地；
2.11）datasheet中P39页有详细的管脚分布图。
因篇幅问题不能全部显示，请点此查看更多更全内容