verilog中为什么锁存器要在电平触发方式下生成
发布网友
发布时间：2022-04-20 06:19
共1个回答
热心网友
时间：2022-07-12 22:39
如果是之中出发下，那么就叫FF 寄存器。
如果不是触发，那么就是组合逻辑电路。
